

Exercice 1

En utilisant un pipeline composé de 5 étages (**EI** : Extraction de l'instruction, **DI** : Décodage de l'instruction, **LR** : Lecture des registres, **EX** : Exécution de l'instruction, **ER** : Ecriture des résultats dans les registres), donnez le diagramme d'exécution du fragment de code suivant :

ADD R1, R2, R3 ; $R1 \leftarrow R2 + R3$

SUB R4, R5, R6 ; $R4 \leftarrow R5 - R6$

BEQ R2, #0, R9 ; si ($R9 = 0$) goto R2

DIV R12, R13, R14 ; $R12 \leftarrow R13 / R14$

N.B : l'instruction BEQ doit terminer toutes ses étapes d'exécution pour que l'étage d'extraction puisse connaître l'adresse de l'instruction suivante à extraire.

Exercice 2

1. On regarde le cas d'un processeur à huit étages. Quel est le nombre maximal d'instructions qui peuvent s'exécuter simultanément dans ce processeur?
2. Le temps de cycle de ce processeur est de 0,5ns. Quel est le temps nécessaire pour exécuter une instruction?
3. Quel est le débit d'instructions maximal qui est possible sur ce processeur? Quelle est l'accélération maximale? En pratique cette valeur d'accélération (gain) est-elle toujours atteinte ? Pourquoi ?

On rappelle que l'Accélération = $\frac{\text{temps sans pipeline}}{\text{temps avec pipeline}}$

4. Quel est le temps d'exécution des cinquante premières instructions?

Exercice 3

Supposons qu'un processeur non pipeliné possède un temps de cycle de 17 ns et que le chemin de données est constitué de modules dont les temps d'exécution sont respectivement 2, 3, 4, 5 et 3 ns (dans cet ordre). Il est alors possible de mettre en place un pipeline à 5 étages correspondant à ces 5 modules. On suppose que le temps de stabilisation après le passage dans un étage est de 1 ns.

1. Quel est le temps de cycle minimal qui peut être atteint en implémentant le pipeline sur ce processeur ?

2. Si le processeur est divisé en un plus petit nombre d'étages qui lui permettent toutefois d'atteindre le temps de cycle de la question précédente, quel sera le temps d'exécution d'une instruction complète ?
3. Si le pipeline est limité à deux étages, quel est le temps de cycle minimal ?
4. Quel est alors le temps d'exécution d'une instruction complète ?

Exercice 4

On suppose les données suivantes : (IP) = 2B1Ah, (BX) = 637Eh, (SI) = 2A9Bh et Déplacement = 0F7h.

A partir de ces données, déterminer l'adresse effective (si elle existe) pour chacun des modes d'adressages :

- Adressage basé par BX ;
- Adressage basé par BX avec déplacement ;
- Adressage immédiat
- Adressage basé indexé avec déplacement ;
- Adressage relatif.

Exercice 5

Pour chaque instruction du programme suivant, définir le type d'adressage :

MOV CX, 10

MOV DI, 0

MOV AX, 0

DEC CX

JZ Fin

ADD AX, [DI+0200h]

ADD AX, [BX+0100h]

Fin : MOV [0300h], AX

Exercice 6

Soit la séquence de programme suivante :

MOV AL, 0DFh

MOV AH, 0CCh

AND AL, 11011111b

OR AH, 20h

INC AL

DEC AH

1. Pour chaque instruction, définir le type d'adressage ;
2. Que contiennent les registres AL et AH après l'exécution de cette séquence ?